En

开发应用

WHAT WE DO ?

DTCO

按摩尔定律,未来十几年主流微电子工艺将由目前量产的14nm CMOS工艺代逐步发展到3nm工艺代。随着器件尺寸达到纳米级,平面MOS器件已经性能已经无法满足缩小要求。在14nm工艺代,器件结构已全面采用FinFET三维器件,相比平面器件它具有更好的栅控能力,并提高单位面积下器件的驱动能力。

按摩尔定律,每提升一个工艺代,芯片单位面积内的器件数目将翻一倍,以往这一规律是靠器件关键尺寸按0.7被的比例缩小来保证。但是随着工艺代进入的纳米级别,寄生效应使得器件关键尺寸已经无法按该比例缩小。举例来说,Intel14nm工艺中,其CGP是70nm,FinPitch是42,而在10nm工艺代,CGP是54nm,FinPitch是34nm,按关键尺寸,器件大小大致缩小按0.62。为了延续摩尔定律,确保器件和电路的等比例缩小,人们采用了多种方法,如采用单dummmy gate代替double dummy gate,采用COAG(Contact on Active Gate)技术代替现有的gate contact技术可以有效减小实际器件的版图面积。此外提高Fin的高度来提升驱动能力可以减少Fin的数量,从而有效减小单元电路的面积。

  8.jpg

Intel 采用Single dummy gate 和COAG工艺技术显著减小器件版图


中道和后道的寄生电阻、电容也会对电路性能才生直接影响,这些对工艺方案和设计规则的指定都至关重要。这使得工艺方案、器件结构、设计规则的选择,不但需要从器件性能角度来考虑,更要从电路性能的优化来考虑,工艺器件优化应该以提升电路的PPA为直接目前(性能、功耗、面积)。因此,工艺和电路共同优化(DTCO,design and technology co-optimization)是当前开发先进工艺的优选模式。

针对7nm及以下工艺,我们整合先进工艺模块开发,器件TCAD仿真、OPC、SPICE模型、SPICE模型、PDK开发、单元电路开发等能力,建立完整的DTCO开发流程,研究在极限工艺挑战下器件、材料与工艺的重大变化及相关技术方案选择。

   9.jpg

(a)                                          (b)                                            (c)

   INTEL 22nm(a)、14nm(b)以及10nm(c)三个工艺代Fin的高度显著提升