En

开发应用

WHAT WE DO ?

首页 开发应用 重大共性工艺-双重图形化工艺

重大共性工艺-双重图形化工艺

重大共性工艺-双重图形化工艺

随着半导体集成电路技术的不断发展,要求将更多的电路器件集成至一个很小的芯片面积上,这需要电路器件尺寸的持续缩小,即要求光刻工艺能够产生出更小线宽的图形尺寸,然而器件尺寸不能无限制缩小,28nm是最后一代可利用传统的单次曝光光刻工艺实现低成本量产的工艺技术代。之后的20-14nm以下技术代工艺,传统单次曝光光刻工艺已经难以满足器件微缩的要求,这是因为决定器件尺寸的光刻工艺中的光源的波长正在接近他们所能减少的技术极限。

在EUV光刻进入大规模量产之前,为了解决传统光刻分辨率极限问题,提出了双重图形化技术方法实现成更小图形尺寸。此方法是在利用传统光刻分辨率的极限的前提下,可以让电路的集成度提高两倍。通常有两种双重图形化技术方案,分别为LELE和SADP。所谓LELE就是光刻-刻蚀-光刻-刻蚀(LE-LE)双重图形化技术;即在同一衬底上顺序进行两次光刻-刻蚀工艺使得图形密度提高一倍;此双重图形化技术方案对光刻对准要求极高。

ScreenHunter_014 (2).bmp

另一种是采用侧墙自对准工艺的双重图形化技术方案(SADP):即通过一次光刻和刻蚀工艺形成牺牲核心层图形(dummy core pattern),然后在该图形侧壁通过原子层淀积和刻蚀工艺形成侧墙图形之后除该牺牲核心层,至此形成了pitch减半的侧墙硬掩模图形。此技术方案可以减少对光刻工艺及硬件的要求,具有低成本,工艺集成相对简单等优点。


ScreenHunter_015.bmp

以上两种双重图性化技术均需要搭配线顶端切段技术(Line-End-Cut LEC)来实现最终器件的图形化。具体形成过程如下:

ScreenHunter_016 (2).bmp

即将双重图形化技术方案所实现的pitch减半的图形中不需要的部分切除。

 

  

上海集成电路研发中心已经初步完成了14-16nm FinFet前段及后段主要模块的双重图形化工艺基础研究。前段FIN 模块利用了SADP双重图性化技术实现了pitch为50nm 的FIN图形化工艺,FIN最小尺寸为14nm;前段Gate模块利用了LELE双重图形化技术实现了最小pitch为50nm的gate图形化工艺,Gate最小尺寸为30nm;后段金属一、金属二利用LELE双重图形化技术实现了最小pitch为64nm的金属互连,其最小线宽为32nm。

ScreenHunter_014 (3).bmp

ScreenHunter_015 (2).bmp

ScreenHunter_016 (3).bmp